English
| 正體中文 |
简体中文
|
全文筆數/總筆數 : 2928/5721 (51%)
造訪人次 : 373619 線上人數 : 205
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by
NTU Library IR team.
搜尋範圍
全部NCUTIR
電資學院
資訊與電能科技研究所
--【資訊與電能科技研究所】博碩士論文
查詢小技巧:
您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
進階搜尋
主頁
‧
登入
‧
上傳
‧
說明
‧
關於NCUTIR
‧
管理
勤益科大機構典藏
>
電資學院
>
資訊與電能科技研究所
>
【資訊與電能科技研究所】博碩士論文
>
Item 987654321/1554
資料載入中.....
書目資料匯出
Endnote RIS 格式資料匯出
Bibtex 格式資料匯出
引文資訊
資料載入中.....
資料載入中.....
請使用永久網址來引用或連結此文件:
http://ir.lib.ncut.edu.tw/handle/987654321/1554
題名:
建立於SOC平台上之網路封包引擎的硬體實現
Hardware Implementation of Network Packet Engine on an SOC platform
作者:
許誠顯
Hsu, Cheng-Hsien
貢獻者:
資訊與電能科技研究所
關鍵詞:
SOC
;
Network Packet Engine
;
FPGA
日期:
2006
上傳時間:
2008-10-07 09:32:22 (UTC+8)
摘要:
由於網際網路的應用與服務的迅速發展,目前一般以軟體為基礎架構的網路設備可能不足以負擔未來網路服務的要求,例如:在V4與V6混合的網路協定環境中,路由器必須要能處理IPv4/IPv6之間的轉換,並且同時要能維持網路協定(Internet Potocol)的處理速度與傳輸線路一樣。
本論文提出一個整合式的系統晶片(System On Chip)架構完成快速路徑的封包發送與處理,並且將需要特殊處理的封包留給處理器處理,例如:封包路線表的更新與網路廣播的發送協議。在此一系統中,主要利用Xilinx嵌入式SOC發展系統軟體與Xilinx的現場可編程邏輯陣列閘(Field Programmable Gate Array, FPGA)Vertex_II_P30作為發展平台。
本系統的硬體架構包含IBM的嵌入式處理器 (Power PC)、CoreConnect系統匯流排 (On Chip Peripheral Bus 與 Processor LocalBus) 、乙太網路控制模組 (Ethernet Medium Access Control) 、外部記憶體控制模組、與封包引擎(Packet Engine)模組。封包引擎模組是我們自行設計的封包處理模組,主要用來代替處理器處理一般常規性的快速路徑的封包,目的在於減少處理器的工作量與封包處理的時間。
實驗結果方面, 我們將展示簡化的IPv4和IPv6封包的處理結果,並且比較軟體處理與硬體處理的性能。最後由結果得知,我們所設計的封包引擎具有較快的處理速度。
顯示於類別:
[資訊與電能科技研究所] 【資訊與電能科技研究所】博碩士論文
文件中的檔案:
檔案
大小
格式
瀏覽次數
0Kb
Unknown
1873
檢視/開啟
在NCUTIR中所有的資料項目都受到原著作權保護.
DSpace Software
Copyright © 2002-2004
MIT
&
Hewlett-Packard
/
Enhanced by
NTU Library IR team
Copyright ©
-
回饋