本文提出一個完整基於二進制符號位元(Binary Signed-Digit, BSD)表示法之加法器架構，二進制符號位元加法器具有內在之無進位(Carry-Free)加法特性，最適合用來設計平行運算或高性能運算單元，本論文即在探討基於二進制符號位元表示法之平行式加法器設計之相關關鍵技術，能有效的減少進位傳遞所造成之延遲，並且由TSMC 0.18μm製程技術的模擬以及TSMC 0.35μm晶片的實現證實本篇論文所提出的電路架構擁有高效能與可靠度。
在二進制符號位元 (Binary Signed-Digit, BSD)加法器主要分為三個區塊，分別為二進制至二進制符號位元轉換(Conversion of Binary to BSD)、二進制符號位元運算單元(BSD Unit)與二進制符號位元至二進制之轉換(Conversion of BSD to Binary)，分別將各個區塊逐一實現、設計與比較，最後再加入部分之測試電路以提高整體架構之可靠度。本文所使用的檢查器為樹狀的架構之雙軌碼檢查器，樹狀架構檢查器只需較少電晶體數且電路架構較容易，較一般非樹狀架構檢查器更適合應用於本研究檢查器之設計。
