60V NMOS 功率元件的模擬與設計

NCUTIR > College of Electrical Engineering and Computer Science > Department of Electronic Engineering > 【電子工程系所】博碩士論文 > Item 987654321/5023

Please use this identifier to cite or link to this item: http://ir.lib.ncut.edu.tw/handle/987654321/5023

Title:	60V NMOS 功率元件的模擬與設計
Authors:	許嘉仁游信強
Contributors:	電子工程系
Keywords:	飄移區功率元件崩潰電壓淺溝槽隔離離子注入
Date:	2012
Issue Date:	2013-08-05 14:46:10 (UTC+8)
Publisher:	台中;國立勤益科技大學
Abstract:	在科技的發展中，功率元件的應用越來越多。除現今常用的平板以及智慧型手機，油電混合車的節能發展，都必須依賴到功率元件，本文以60V 功率元件為設計方向，此元件除可以供車用電子以及消費性電子產品使用，更是未來元件設計改良的另一個重點。本文分為三個部分作為元件設計的探討依據，首先從飄移區的變化來探討元件的離子注入量以及能量先找出適合60V 元件的條件範圍，然後在探討功率元件STI 架構的影響，最後利用STI 以及離子注入的條件，修改製程步驟以模擬出60V 元件的條件。在本文中飄移區使用的離子注入能量為50KeV 到70KeV 之間，在此區間中不但可以符合元件規格，也擁有最大的20KeV 製程窗口。倘若飄移區能量條件變更為90KeV 到99KeV 之間，在此製程窗口中，可以達到穩定的63V 伏特的高可靠度情況。接著本文在第四章節中針對低電壓的功率元件分別變更STI 的深度以及變更STI 的形狀來研究及分析，可得知在STI 深度50nm 的崩潰電壓為9.43990V，深度改變為125nm 時可以達到最大的崩潰電壓11.8280V，最大與最小的崩潰電壓高達20%的差距值，可證明當元件的STI 深度變化，飄移區的長度改變，在小元件中依舊可以明顯增加耐壓程度。最後將所有條件微調修改，設計出60V 的MOS功率元件，元件耐壓可達到60V 以上，為未來開發實際製作元件的方向奠定良好之基礎。
Appears in Collections:	[Department of Electronic Engineering] 【電子工程系所】博碩士論文

Files in This Item:

There are no files associated with this item.

View Licence

Loading...