超高壓功率元件800V LDMOS特性分析與設計

NCUTIR > College of Electrical Engineering and Computer Science > Department of Electronic Engineering > 【電子工程系所】博碩士論文 > Item 987654321/5045

Please use this identifier to cite or link to this item: http://ir.lib.ncut.edu.tw/handle/987654321/5045

Title:	超高壓功率元件800V LDMOS特性分析與設計
Authors:	廖國翔游信強
Contributors:	電子工程系
Keywords:	摻雜 SOI N-Drift 崩潰電壓高壓元件
Date:	2013
Issue Date:	2013-08-05 15:17:12 (UTC+8)
Publisher:	台中;國立勤益科技大學
Abstract:	在市場上應用在各種地方，以電腦來說筆記型電腦要求輕薄短小化，如何減輕電源供應器的體積功率元件是不可以缺少的，如此的需求也帶領著POWER MOSFET的發展，在未來科技的進步此種趨勢以及技術的進步將會永無止境延伸與改進功率元件的特性。藉由Tsuprem-4跟Medici模擬軟體，分別用來模擬元件的製程結構和電性模擬，以獲得最佳的製程參數利用不同的N-Drift長度、不同Dose濃度及濃度梯度來改變其崩潰電壓(Breakdown Voltage)，這將是要深入探討的主要內容，本論文所做的研究即為 LDMOS-800V高壓元件，它的形式基本上有水平式及垂直式兩種，其中縱向結構以溝槽式閘極功率電晶體為代表，橫向結構則以雙擴散金氧半場效電晶體為為代表。本論文中將討論雙擴散金氧半場效電晶體特性及運用線性摻雜的原理在絕緣層上使用矽晶結構(SOI)，來製程所需要的LDMOS 800V並比較其差異性。使用Tsuprem-4模擬所需要的電壓數值，也驗證了N-Drift的長度越長崩潰電壓越大、摻雜的濃度的改變也可以控制崩潰電壓，日常生活電器最大伏特數是220V，而本文所做的Bulk LDMOS是可以達到807V的Off-State Voltage，然而本文的On-State Voltage大約可以承受709V的電壓，因此在安全方面是沒有問題的。當閘極施加電壓1V時可以看出的空乏區比較大，本文所模擬出來電壓可以承受接近800V，而當閘極施加電壓5V時可以看出空乏區比較小，本文所模擬出來電壓可以承受接近700V，故空乏區越大耐壓越大，空乏區越小耐壓越小，因此本文所做的LDMOS高壓元件將不會有安全上的顧慮。
Appears in Collections:	[Department of Electronic Engineering] 【電子工程系所】博碩士論文

Files in This Item:

There are no files associated with this item.

View Licence

Loading...