English
| 正體中文 |
简体中文
|
全文筆數/總筆數 : 2928/5721 (51%)
造訪人次 : 373821 線上人數 : 407
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by
NTU Library IR team.
搜尋範圍
全部NCUTIR
電資學院
電子工程系(所)
--【電子工程系所】博碩士論文
查詢小技巧:
您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
進階搜尋
主頁
‧
登入
‧
上傳
‧
說明
‧
關於NCUTIR
‧
管理
勤益科大機構典藏
>
電資學院
>
電子工程系(所)
>
【電子工程系所】博碩士論文
>
Item 987654321/5063
資料載入中.....
書目資料匯出
Endnote RIS 格式資料匯出
Bibtex 格式資料匯出
引文資訊
資料載入中.....
資料載入中.....
請使用永久網址來引用或連結此文件:
http://ir.lib.ncut.edu.tw/handle/987654321/5063
題名:
實現一高吞吐量之快速傅立葉轉換/反轉器
作者:
黃璽諺
林光浩
貢獻者:
電子工程系
關鍵詞:
多路徑延遲交換
快速傅立葉轉換/反轉換
多管線架構
基底記憶體
單路徑延遲迴授
日期:
2013
上傳時間:
2013-08-05 15:41:35 (UTC+8)
出版者:
台中;國立勤益科技大學
摘要:
本論文主要應用混合基底共用記憶體架構之快速傅利葉轉換處理器,並在系統架構上作進一步改良,將原本多路徑延遲交換運算器改為單路徑延遲迴授運算器,如此一來不僅能減少面積與功率的消耗,在控制方面也較為容易,並利用其週期函數的計算方法,將原本繁雜的係數減少至80%,大幅降低唯讀記憶體(ROM)的使用量。利用並排單路徑延遲迴授運算器架構,提高處理速度達到資料輸出入的連續性,提升高吞吐量的特性,保有混和基底共用記憶體之優點,改善其面積與功耗,亦可提高吞吐量。
本設計針對多路徑延遲交換架構與單路徑延遲迴授架構採用基底記憶體實現方法相互比較,利用CIC提供TSMC 0.18um標準元件庫,實現一高吞吐量128點數快速傅立葉轉換/反轉換器,操作頻率達20M Hz,可應用於3GPP LTE與IEEE 802.16e等無線通訊系統中。
顯示於類別:
[電子工程系(所)] 【電子工程系所】博碩士論文
文件中的檔案:
沒有與此文件相關的檔案.
檢視Licence
在NCUTIR中所有的資料項目都受到原著作權保護.
DSpace Software
Copyright © 2002-2004
MIT
&
Hewlett-Packard
/
Enhanced by
NTU Library IR team
Copyright ©
-
回饋