English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 2928/5721 (51%)
造訪人次 : 373007      線上人數 : 434
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncut.edu.tw/handle/987654321/2327


    題名: 互補式高性能加法器核心電路之設計
    Design of High Performance Complementary Mode Adder Cores
    作者: 董秋溝;謝韶徽;黃國興;邱雯姿
    貢獻者: 電子工程系
    Department of Electronic Engineering
    關鍵詞: 加法器;算數運算;電子系統
    日期: 2003-12
    上傳時間: 2008-12-23 10:26:51 (UTC+8)
    出版者: 勤益科技大學
    摘要: 本論文提出四種全新隱藏輸出驅動能力的全加器核心電路，並以此全加器核心電路建構三個新的高性能加法器電路模組。經由SPICE與TSMC 0.35μm 2P4M混合模式製程技術模擬結果，證明我們提出的M3加法器電路模組平均每位元由11個電晶體組成，比其他具有輸出驅動能力之全加器減少45%~58%MOS電晶體數，M2加法器電路模組則比其他全加器電路減少了48%~80%的必v消耗。
    關聯: 勤益學報 21(2) p.189-196
    顯示於類別:[勤益科技大學] 勤益學報

    文件中的檔案:

    檔案 大小格式瀏覽次數
    0KbUnknown1838檢視/開啟


    在NCUTIR中所有的資料項目都受到原著作權保護.

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋