基於錯誤偵測碼之完全自我檢查器設計

勤益科大機構典藏 > 電資學院 > 電子工程系(所) > 【電子工程系所】博碩士論文 > Item 987654321/4940

請使用永久網址來引用或連結此文件: http://ir.lib.ncut.edu.tw/handle/987654321/4940

題名:	基於錯誤偵測碼之完全自我檢查器設計
作者:	童威修謝韶徽
貢獻者:	電子工程系
關鍵詞:	雙軌碼自我檢查電路檢查器伯格碼伯登碼
日期:	2010
上傳時間:	2013-08-02 15:07:10 (UTC+8)
出版者:	台中;國立勤益科技大學
摘要:	高可靠度(Reliability)的電路或電腦一直應用在重要的電子系統中，例如太空船及飛行器的導航系統、銀行的會計系統、智慧型生醫晶片系統以及飛彈的導引系統等，均需採用高可靠度電子系統設計。本研究著重於探討自我檢查電路(Self-Checking Circuits, SCC)設計，自我檢查電路為一切高可靠度電子系統之構成基石。傳統上，高可靠度的電子系統需採用離線測試(Off-Line Testing)，在測試進行前系統必須離開正常之操作模式(Normal Mode)，以便進入測試模式(Test Mode)，當系統越來越複雜時，這並不是一個有效的方法，而自我檢查電路是一種能執行線上測試(On-Line Testing)，讓電子系統或電腦在正常操作模式下能立即偵測到錯誤，並以備份模組更換，以避免資料傳遞或運算錯誤導致不可挽救之嚴重系統功能毀損。錯誤偵測碼(Error Detecting Code, EDC)已經證實為一種可使電路達成自我檢查能力的有效方法，自我檢查電路必須由檢查器所檢測，若檢查器具有完全自我檢查 (Totally Self-Checking, TSC)功能，則檢查器除了能精確檢測出系統功能電路(Function Circuit)的錯誤，並可確保檢查器能自我檢查錯誤；本論文主要針對使用錯誤偵測碼中的伯登碼(Borden Code)、伯格碼(Berger Code)與雙軌碼(Two-Rail Code, TRC)實現在TSC檢查器，我們將伯格碼應用在自我檢查加法器設計上，且提出之檢查碼產生器(CBG_New-II)電路設計相較於傳統CMOS設計的電路在電晶體數方面減少63.89%、功率消耗減少50.00%以及延遲時間減少65.63%，而在提出三種伯格碼完全自我檢查加法器模組(BCTSCAM)中以BCTSCAM-III效能最佳；在雙軌碼檢查器設計部分，文中提出新型可閂鎖電流鏡雙軌碼(TRC)檢查器比先前相關研究具有較佳偵測錯誤能力以及減少39.30%的功率消耗。
顯示於類別:	[電子工程系(所)] 【電子工程系所】博碩士論文

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
基於錯誤偵測碼之完全自我檢查器設計.pdf		3278Kb	Adobe PDF	1368	檢視/開啟

檢視Licence

在NCUTIR中所有的資料項目都受到原著作權保護.

資料載入中.....