進位選擇加法器之設計

勤益科大機構典藏 > 其他校內單位 > 勤益科技大學 > 勤益學報 > Item 987654321/2326

請使用永久網址來引用或連結此文件: http://ir.lib.ncut.edu.tw/handle/987654321/2326

題名:	進位選擇加法器之設計
作者:	謝韶徽;董秋溝;李文益
貢獻者:	電子工程系 Department of Electronic Engineering
關鍵詞:	進位選擇加法器;計算機算術;加法器設計;算術電路設計
日期:	2003-12
上傳時間:	2008-12-23 10:26:50 (UTC+8)
出版者:	勤益科技大學
摘要:	進位選擇加法器 (Carry Select Adder; CSA)最初的設計是為了可以執行高速加法運算，但是其代價為所使用的電路面積太大，所以，在之後的CSA設計大多是討論如何減少CSA電路的面積為主。CSA可由雙漣波進位加法器 (Ripple Carry Adder; RCA)的電路結構所組成，清華大學張慶元教授[2]提出以一個漣波進位加法器與一個「加1(Add One)電路」的電路結構取代。在本文中，提出一種新的加1電路及多工器的結構，使得CSA在電路面積上可以大幅減少；以64位元加法器而言，使用UMC 0.5um之製程技術，經由實驗結果得知：本文提出之改良式進位選擇加法器結構較之前的進位選擇加法器結構較之前的進位選擇加法器在電晶體個數上少了將近13.74%至27.17%，而延遲時間則有2.34%至22.33%獲益。
關聯:	勤益學報 21(2) p.179-187
顯示於類別:	[勤益科技大學] 勤益學報

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
進位選擇加法器之設計.pdf		335Kb	Adobe PDF	20308	檢視/開啟

在NCUTIR中所有的資料項目都受到原著作權保護.